芯片协议
围绕 AXI、PCIe / RCEP 与 SR-IOV 等协议做系统梳理，兼顾接口、配置空间、地址映射和验证关注点。
为什么写
让学过的东西，下一次还能直接用。
芯片协议部分聚焦 AXI 等接口知识的系统梳理，语言学习部分沉淀 SystemVerilog 的高频语法与实战片段，工具实践部分则保留工作中真正反复使用的方法、命令与部署经验。
Topics
当前已经整理进博客的主题
语言学习
集中整理 SystemVerilog 常用语法、实战片段和高频速查内容，适合持续补充成个人语言笔记。
工具实践
收录工作中常用命令、Git 恢复技巧、编辑器操作、节点部署和集群脚本说明，偏向可直接复用的实践记录。
Latest Notes
已导入的学习文章
RCEP / SR-IOV 学习笔记
从 RCEP 的 PCIe Endpoint 身份出发，串起配置空间、BAR/MMIO、MSI-X、PF/VF、Requester ID 与 SR-IOV 隔离，并整理成验证视角的检查清单。
AXI 总线协议深度学习笔记
基于 AXI4 规范梳理五大通道、VALID/READY 握手、Burst 计算、乱序与原子访问，适合做协议入门后的系统回顾。
SystemVerilog 核心语法笔记
整理位切片、缩减运算、枚举、packed struct、task/function，并合并字符串处理与宏配置这些高频 SV 实战语法。